RISC-V

Wikipediasta
Siirry navigaatioon Siirry hakuun
RISC-V
Perustietoja
Kehittäjä David Patterson, Krste Asanović, Berkeleyn yliopisto, RISC-V International
Julkaistu 2010
Arkkitehtuuri ja luokitus
Arkkitehtuurityyppi RISC
Osoiteavaruus 32-bit, 64-bit, 128-bit
Lisenssi avoin, rojaltivapaa

RISC-V (RISC-Five) on avoin ja vapaa RISC-suoritinarkkitehtuuri, joka on kehitetty Berkeleyn yliopistossa.[1] Arkkitehtuuri on julkaistu vuonna 2010.[2] Suoritinta voi valmistaa ja käyttää vapaasti.[1]

RISC-V:n etu kilpailevaan ARM-suorittimeen on sen avoimuus: OEM-valmistajat voivat käyttää määrittelyä suunnitteluun ja valmistukseen joko kokonaan ilman tai pienillä rojaltimaksuilla, joka on suuri osa kustannuksesta ARM-suorittimessa.[3] Muilla suorittimilla on patentteja käskykannan erikoisuuksiin, joka estää muita käyttämästä niitä ilman lisenssiä.[4][5] Neuvottelut lisensseille voivat viedä useita kuukausia ja maksaa miljoonia dollareita, jotka tekevät niistä epäsopivia muun muassa akateemisille tahoille.[4] Muiden suorittimien valmistamiseen tarvitaan ytimen tai käskykannan lisensoinnin lisäksi muuta immateriaalista kuten muistiohjaimia, IO-liityntöjä ja niin edelleen.[2] Muiden suorittimien lisensointiin liittyy normaalisti etukäteismaksu sekä rojaltimaksu jokaista myytyä piiriä kohden.[2]

RISC-V:n laittoivat alkuun David Patterson ja Krste Asanović tutkimusryhmineen University of Californian Berkeleyn kampuksella vuonna 2010.[6] Käskykantaa kehittämään perustettiin vuonna 2015 voittoatuottamaton RISC-V Foundation -säätiö. Säätiö siirsi syksyllä 2019 toimintansa Delawaresta Sveitsiin johtuen useiden jäsenten huolista koskien Yhdysvaltain kauppapolitiikkaa. Säätiöllä oli tuolloin 325 jäsentä.[7] Sveitsissä toimiva RISC-V International Association perustettiin maaliskuussa 2020.[8]

RISC-V tukee 32- ja 64-bittisiä osoiteavaruuksia ja lisäksi on hahmotelma 128-bittiselle tulevalle osoiteavaruudelle.[9]

Käskykanta[muokkaa | muokkaa wikitekstiä]

RISC-V-käskykanta on suunniteltu laajennettavaksi ja modulaariseksi.

Käskykannan perustana on minimaaliseksi rajoitettu kokonaislukukäskykanta, joka jokaisen suorittimen on toteutettava. Siitä on kaksi perusversiota, RV32I ja RV64I, jotka käyttävät 32- ja 64-bittistä muistiavaruutta. Lisäksi on olemassa RV32E, joka on RV32I:n alijoukko puolella rekisterien määrällä vieläkin pienempiin mikrokontrollereihin. Yleisempi ohjelmistokehitys vaatii laajennuksia, jotka toteuttavat esimerkiksi kokonaislukujen kerto- ja jakolaskut (laajennus M), atomiset operaatiot (laajennus A) moniajokäyttöjärjestelmiä ja säikeitä varten ja liukulukumatematiikan (laajennus F ja D kaksoistarkkuuden luvuille).[10]

On huomattava, että ei taata, että RV64I on täysin alaspäin yhteensopiva 32-bittisen RV32I:n kanssa, kuten esim. SPARC ja MIPS-prosessoreissa tehtiin kun näihin suorittimiin lisättiin 64-bittinen toimintatila. Siten 64-bittinen RV64I-käskykantaa käyttävä suoritin ei voi suoraan ajaa 32-bittistä RV32I-koodia.[11]

Peruskäskykanta käyttää 32-bittisiä kiinteän mittaisia käskyjä. Käskyjen koodaus on kuitenkin suunniteltu toimimaan 16-bittisiin parcel-yksikköihin pakattuna (alignment), joita käsky voi sisältää mielivaltaisen määrän. Tätä käytetään lyhyemmät pakatut käskyt sisältävän käskykantalaajennuksen kanssa (laajennus C). Parcel on aina little-endian ja suorittimen tavujärjestys voidaan toteuttaa kummalla tavalla tahansa.[12]

RV32I[13][muokkaa | muokkaa wikitekstiä]

RV32I:n peruskäskykanta sisältää 40 konekielistä käskyä. Toteutuksesta riippuen se voidaan toteuttaa 38 käskyllä yhdistämällä ECALL ja EBREAK-käskyt (käyttöjärjestelmäkutsu, debuggerikutsu) ja jättämällä FENCE toteuttamalla. Peruskäskykanta pystyy emuloimaan laajennettuja käskykantoja, joskin A-laajennus tarvitsee laitteistotukea. Peruskäskyt ovat kaikki 32 bittiä pitkiä.

RV32I määrittelee 32 32-bittistä rekisteriä. Rekisterin x0 sisältö on aina nolla. Ohjelmalaskuri PC pitää kirjaa kulloinkin suoritettavasta käskystä. Rekistereihin x1–x31 voi tallentaa kahden komplementin etumerkillisen kokonaisluvun, etumerkittömän kokonaisluvun tai boolean-totuusarvon (1 tai 0).

Normaali kutsukäytäntö tallentaa rekisteriin x1 aliohjelman paluuosoitteen ja rekisteriin x2 pino-osoittimen. Pakattu käskykanta on suunniteltu tätä käyttöä varten. x5 on alternate link register. Tätä on tarkoitus käyttää hypyn jälkeen kutsumaan rutiinia, joka tallentaa rekisterit pinoon tai lataa ne (millicode routines).

Kokonaislukumatematiikka sisältää lisäys- ja vähennysoperaattorit ja bitittäiset XOR, OR ja AND-operaattorit. Lisäksi on bittien siirto vasemmalle ja oikealle (kertominen tai jako kahdella) ja pienempi kuin -vertailu. Operaatiot voivat tapahtua rekisterien välillä tai immediate-lukuarvoa vastaan. Koska immediate on koodattu käskyyn, sen pituus voi olla vain osan käskyn pituudesta, yleisemmin 12 bittiä aritmetiikassa tai haarautumisissa tai 20 bittiä ehdottomassa hyppykäskyssä jal (Jump and Link). Kokonaislukumatematiikka ei sisällä ylivuotojen tarkastuksia tai käsittelyä. Ylivuodon tarkistus ja käsittely tapahtuu ainoastaan ehdollisella haarautumisella.

Aritmeettisten käskyjen lisäksi käskykannassa on ehdolliset haarautumiset, hypyt ja lataus muistista ja tallennus muistiin tavuittain, 16-bittisinä tai 32-bittisinä sanoina (load-store-arkkitehtuuri). RISC-V:n RVWMO-muistimallissa (RISC-V Weak Memory Ordering) yhden säikeen suorittamien latausten ja tallennusten järjestys voi olla erilainen kuin ohjelmassa.[14] Tämä mahdollistaa muistijärjestelmän suorituskyvyn parantamisen. Käsky fence takaa ennen sitä tehtyjen operaatioiden tapahtumisen.

Ehdottomat hypyt ovat suhteessa ohjelmalaskuriin, eivätkä ne sotke ehdollisen haarautumisen ennustusta. Käskykanta ei toteuta pinon käsittelyä. Käsky ret (paluu aliohjelmasta) on alias käskylle jalr x0, x1, 0, koska paluuosoite on rekisterissä x1.

RISC-V ei tue ehdollisia siirtoja kuten CMOV, jota muissa arkkitehtuureissa käytetään hyppyjen välttämiseen. Kehittäjien mukaan nykyiset nopeat suorittimet toteuttavat jo haarautumisen ennakoinnin, ja muiden ehdollisten käskyjen lisäys vain monimutkaistaisi käskykantaa ja suoritinta.[15] Poikkeuksena ovat ehdolliset Load-Reserved/Store-Conditional (LR/SC) -käskyt A-laajennuksessa.

nop-käsky (no operation) on koodattu muodossa addi x0, x0, 0 (lisää nollarekisteri ja nolla nollarekisteriin).

System-käskyt on tarkoitettu monen käyttäjän käyttöjärjestelmän toteuttamiseen. Näihin kuuluvat CSR-käskyt (control and status registers), jotka muuttavat käyttäjäoikeustilaa ja ecall käyttöjärjestelmäkutsua varten.[16]

Käskykannan laajennoksia[muokkaa | muokkaa wikitekstiä]

Yleisiin ja standardoituihin laajennoksia kuuluu M, joka sisältää kokonaislukujen kerto- ja jakolaskut. RISC-V:n jakolasku nollalla ei aiheuta poikkeusta, vaan se on tarkistettava jakolaskun jälkeen ehdollisella haarautumisella.[17] On olemassa myös spesifikaatio pelkälle Zmmul-laajennukselle kertolaskua varten.

Atomisuuden toteuttavat käskyt (laajennus A) ovat tarpeen moniajokäyttöjärjestelmiä ja säikeitä varten. Atominen käsky on "lue, muuta ja kirjoita" -tyyppinen käsky, joita tarvitaan synkronointiin samassa muistiavaruudessa toimivia ohjelmia varten.[18]

RISC-V tuntee useita laajennoksia liukulukumatematiikkaa varten. Peruslaajennus F lisää suorittimeen 32 liukulukurekisteriä f0–f31, joihin mahtuu 32-bittinen IEEE 754-2008 -standardin mukainen liukuluku (float) ja statusrekisterin fcsr. Liukulukujen lataus- ja tallennuskäskyt muistuttavat peruskäskykannan käskyjä ja rekisterissä olevan muistiosoitteen lisäksi latauksen osoitteeseen voidaan lisätä 12-bittinen etumerkillinen immediate-arvo. Operaatiot ovat lisäys, vähennys, kertolasku, jakolasku, neliöjuuri, vertailut ja muunnos kokonaisluvuksi tai kokonaisluvusta. RISC-V mahdollistaa myös liukulukurekisterin siirron kokonaislukurekisteriin.

Laajennus D laajentaa rekisterit 64 bittiä leveiksi kaksoistarkkuuden luvuille (double). Liukulukurekisteri voidaan siirtää kokonaislukurekisteriin, jos suoritin on 64-bittinen.

RISC-V-standardin marraskuussa 2021 hyväksytty osa The RISC-V Instruction Set Manual Volume II: Privileged Architecture sisältää laajennukset, joita tarvitaan muistinsuojauksen, monen käyttäjän käyttöjärjestelmän ja hypervisorin toteuttamiseen. Tämä määrittelee rajattujen oikeuksien CSR-rekisterit (control and status registers) ja niitä käyttävät käskyt.

Laajennokset I, M, A, F, D, Zicsr ja Zifencei toteuttavaa käskykantaa pidetään yleiskäyttöisenä ja sen tunnetaan myös nimellä G (general).[19]

Pakatut käskyt sisältävä laajennus C vähentää muistikäyttöä lisäämällä lyhyet 16-bittiset käskyt yleisille operaatioille. Yleisesti noin 50-60% konekielikäskyistä voidaan korvata lyhyillä vaihtoehdoilla, mikä vähentää koodin kokoa 25-30%. Kaikki käskyt voivat nyt alkaa 16 bitin rajalta.[20]

  • “Q” Standard Extension for Quad-Precision Floating-Point mahdollistaa 128 bittiä leveiden nelinkertaisen tarkkuuden lukujen käsittelyn.
  • "Zfh" and "Zfhmin" Standard Extensions for Half-Precision Floating-Point sisältää 16 bittiä leveiden liukulukujen käsittelyn.
  • RISC-V Bit-Manipulation ISA-extensions (Zba, Zbb, Zbc, Zbs) sisältää mm. roll-käskyt ja bittien laskentaa[21]
    • Lisäys sisältää erilaisia käskyjä, joiden päämäärä on koodin koon pienentäminen, suorituskyvyn parantaminen tai energiatehokkuus. Zba sisältää käskyjä bittien siirtoon (kertomiseen 2,4 tai 8:lla) ja summaukseen samalla käskyllä. Zbb sisältää käskyjä sanan asetettujen bittien laskemiseen, sanan alussa olevien nollabittien laskemiseen., valitse suurempi tai pienempi arvo (MAX, MIN), vaihda sanan tavujärjestys, bittien rotate-operaatio. Käskyt mahdollisestavat esimerkiksi C-kielen merkkijonojen strlen() tai strcmp() -tyylisten operaatioiden optimoinnin. Zbc sisältää käskyt muistinumerottomaan kertolaskuun, jota käytetään eräissä salakirjoitus- ja tarkistussumma-algoritmeissa. Zbs sisältää sanan yksittäisten bittien lukemisen tai asettamisen.[22]
  • “Zicntr” Standard Extension for Base Counters and Timers sisältää suorituskykylaskureita ja kellonajan

Suunniteltuja laajennoksia ovat mm.

  • “J” Standard Extension for Dynamically Translated Languages
  • “P” Standard Extension for Packed-SIMD Instructions
    • 5. RISC-V konferenssi päätti hylätä SIMD-käskyt vektorikäskyjen hyväksi. Löytyi kuitenkin halua määrittää SIMD-käskyt kokonaisluvuille pieniin suorittimiin, mikä on mahdollisesti uusi toteutus.
  • “V” Standard Extension for Vector Operations
  • “Zam” Standard Extension for Misaligned Atomics, v0.1
  • “Zfinx”, “Zdinx”, “Zhinx”, “Zhinxmin”: Standard Extensions for Floating-Point in Integer Registers, Version 1.0.0-rc
    • Mahdollinen laajennus yksinkertaisen tarkkuuden liukulukujen laskemiseksi ilman liukulukulaajennoksen rekistereitä.

Käyttökohteet[muokkaa | muokkaa wikitekstiä]

Vuonna 2022 valmistettiin 10 miljardia RISC-V-ydintä, joista puolet Kiinassa.[23]

Western Digital on ilmoittanut siirtyvänsä käyttämään suoritinta.[24] Western Digital valmistaa vuosittain noin miljardi ydintä ja odottaa sen kasvavan kahteen miljardiin: yhtiö siirtää koko tuotantolinjansa RISC-V:lle.[25] Nvidia käyttää suoritinta grafiikkaprosessorien ohjaamiseen samalla piirilevyllä.[26] Qualcomm käyttää RISC-V:tä mikrokontrollereissa.[27] ETH Zürichin Trikarenos-piiri on kolmiytiminen RISC-V-suoritin, joka on suunniteltu vähäiselle virrankäytölle satelliitteihin. Piiri käyttää kolmea ytimenä redundanttisena säteilyn aiheuttamilta häiriöiltä suojautumiseen. Nasa käyttää SiFiven suunnittelemia RISC-V-ytimiä High-Performance Spaceflight Computer (HPSC) -tietokoneessa.[28] Lokakuussa 2023 Qualcomm ilmoitti ensimmäisestä massatuotantoon tarkoitetusta Androidia varten kehitetystä järjestelmäpiiristä, mutta piirillä ei vielä ollut nimeä.[29]

Linux-ytimeen tuki on lisätty ytimen versiossa 4.15.[30][31] Wind River Systems on ilmoittanut VxWorks-tuesta joulukuussa 2019.[32] OpenBSD lisäsi tuen versiossa 7.0.[33] Myös Xv6 on siirretty RISC-V:lle.[34] Google ilmoitti Android-tuesta tammikuussa 2023.[35]

Suoritinten kehittäjät ja valmistajat[muokkaa | muokkaa wikitekstiä]

ESP32-C6-WROOM RISC-V-suorittimella

SiFive ja StarFive ovat varhaisimpia RISC-V-koneiden kehittäjiä. SiFive on Santa Clarassa Kaliforniassa toimiva suoritinytimiä ja suorittimia suunnitteleva yhtiö, StarFive taas Kiinassa toimiva niiden jakelija, joka kehittää järjestelmäpiirejä Jinghong-nimellä.[36]

Joulukuussa 2022 MIPS Technologies julkaisi ensimmäinen RISC-V-käskykantaan perustuvan suorittimensa MIPS eVocore P8700.[37]

Alibaba Groupin T-Head Semiconductor suunnittelee RISC-V-ytimiä.

Elokuussa 2023 kerrottiin, että viisi suurta yritystä perustaa yhteisyrityksen, jonka tehtävä on kehittää referenssisuunnitelmia RISC-V -arkkitehtuurilla. Perustaminen riippuu alan sääntelystä eikä investoinnin suuruus ole vielä tiedossa. Yrityksessä ovat mukana Infineon Technologies, Qualcomm, NXP Semiconductors, Bosch ja Nordic Semiconductor.[38] Kesäkuussa 2023 kerrottiin RISE-projektista (RISC-V Software Ecosystem), jossa mukana olevat tahot pyrkivät tuomaan lisää ohjelmistoa RISC-V -laitteistolle. RISE-projektissa ovat alusta lähtien mukana Google, Intel, Imagination Technologies, MediaTek, Nvidia, Qualcomm, Red Hat, Samsung, SiFive ja Ventana Micro Systems.[39]

X-Silicon on ilmoittanut kehittäneensä suorittimen, jossa on samalla piirillä RISC-V-suoritin ja grafiikkaprosessori (GPU). X-Siliconin piiri on avoin standardi. Aiemmin markkinoilla ei ole ollut avointa grafiikkaprosessoria. Ratkaisussa ei ole vastaava kuin muiden valmistajien, joilla on kaksi erillistä ydintä eri tehtäviä varten, vaan X-Siliconin ratkaisussa sama ydin suorittaa molempia tehtäviä.[40]

Ensimmäiset RISC-V-tietokoneet[muokkaa | muokkaa wikitekstiä]

Ensimmäiset RISC-V-pohjaiset yleiskäyttöiset tietokoneet harrastajille julkaistiin vuosien 2021–2022 aikana. Nämä ovat yhden piirilevyn tietokoneita, joissa massamuistina on muistikortti (ARM-prossoriin perustuvan Raspberry Pi:n tapaan). Kaikki nämä perustuvat 64-bittiseen RV64GC-käskykantaan.

SiFive/StarFive[muokkaa | muokkaa wikitekstiä]

Starfive VisionFive2 -tietokone

SiFive julkaisi 2018 joukkorahoitettuna HiFive Unleashed -kehitysalustan, joka oli ensimmäinen Linuxia tukeva RISC-V-kehitysalusta. Tämä käytti SiFive Freedom U540 -suoritinta neljällä U54-ytimellä ja sisälsi 8 GB DDR4-muistia. Laite esiteltiin FOSDEM 2018 -tapahtumassa. Se maksoi 999 dollaria.[41]

Loppuvuodesta 2021 SiFive julkaisi HiFive Unmatched -Mini-ITX-kokoisen emolevyn, joka sisältää neliytimisen SiFive Freedom FU740 -suorittimen (neljä U74 -ydintä), 8/16 GB muistia ja PCIe-korttipaikan. Laite esiteltiin Linley Fall Processor Conference 2020 -konferenssissa ja sitä nimitettiin "ensimmäiseksi RISC-V-PC:ksi". [42][43][44] Debian käyttää 9 konetta käännösfarmissaan Debian 13 "Trixie" -julkaisun kehittämiseen.[45]

StarFive Tech julkaisi marraskuussa 2021 VisionFive-koneen, joka perustuu kaksiytimiseen JH7100 -järjestelmäpiiriin (kaksiytiminen SiFive U74 -suoritin[46]) ja sisältää 8 GB RAM -muistia, näyttö-, USB 3.0, gigabit ethernet -liitännät.[47] Canonical julkaisi Ubuntu Linuxin koneelle elokuussa 2022.[48]

StarFive VisionFive2 on valmistajan mukaan ensimmäinen RISC-V-kone, joka sisältää 3D-grafiikkaa tukevan näytönohjaimen, joka tukee myös H.264/H.265 -videon purkua ja Vulkan ja OpenCL-rajapintoja 3D-grafiikkaan ja GPGPU-rinnakkaislaskentaan esim. tekoälysovelluksiin.[49] Koneessa on neliytiminen StarFive JH7110 -piiri 1,5 GHz kellotaajuudella ja siihen saa 2/4/8 GB muistia. Lisäksi siinä on kaksi Ethernet-porttia ja M.2-liitin.[47][50][51] Canonical julkaisi Ubuntu Linuxin koneelle toukokuussa 2023.[52] Myös Pine64 on julkaisi StarFive JH7110 -järjestelmäpiiriin perustuvan Star64-koneen.[53][54]

Allwinner D1[muokkaa | muokkaa wikitekstiä]

MangoPI-MQ1PH

Allwinner D1 -piiri eli sun20iw1p1 eli D1-H (mallina jossa HDMI) perustuu Alibaba Groupin T-Head Semiconductor -yhtiön suunnittelemaan XuanTie C906 -suoritinytimeen.[55] Allwinner D1 -järjestelmäpiiri sisältää 1 GHz 64-bittisen yksiytimisen RISC-V-suorittimen ja tukee 512 MB/1 GB/2 GB muistia.[56]

D1-H Nezha oli ensimmäinen sarjavalmisteinen 64-bittistä RISC-V -käskykantaa ja Linuxia tukeva kehitysalusta. Ensimmäinen saatavissa oleva käyttöjärjestelmä oli Tina Linux, joka perustui OpenWrt-jakeluun.[57] Lokakuussa 2021 julkaistiin Fedora Linuxiin perustuva (epävirallinen) käyttöjärjestelmä Allwinner D1 Nezha -koneelle.[58] Canonical julkaisi Ubuntu Linuxin Allwinner D1 -koneille elokuussa 2022.[59]

MangoPi-projekti julkaisi Allwinner D1 -piiriin perustuvan MangoPi MQ Pro -koneen tammikuussa 2022.[56]

Yksi Allwinner D1 -piiriin perustuvia koneita rakentava valmistaja on Sipeed Lichee -sarjan koneilla. Lichee RV -koneessa on 1 gigatavu RAM-muistia, HDMI ja SPI -näyttöliitännät, USB ja wifi.[60][61]

Milk-V[muokkaa | muokkaa wikitekstiä]

Toukokuussa 2023 kiinalainen startup Milk-V julkaisi RISC-V-tuotesarjan. Sarja alkaa 9 $ hintaisesta Milk-V Duo:sta ja käsittää Raspberry Pi -kokoisen koneen neliytimisellä suorittimella. Huippumallina on Micro-ATX-kokoinen ja PC:n ATX-virtalähdettä käyttävä Milk-V Pioneer, joka voi korvata suoraan PC-emolevyn. Emolevyllä on kiinteästi asennettu 64-ytiminen T-Head XuanTie C920 -suoritin ja korkeintaan 128 GB DDR-4-muistia. Emolevyllä on myös PC-koneille tyypilliset liittimet, kuten 16xPCIe-korttipaikka, M.2 ja SATA-portit kiintolevyille.[62]

Lähteet[muokkaa | muokkaa wikitekstiä]

  1. ↑ a b Coughlin, Tom: RISC-V Enables Smart Storage Devices 1.12.2017. Forbes. Viitattu 2.12.2017.
  2. ↑ a b c Anton Shilov: SiFive Unveils Freedom Platforms for RISC-V-Based Semi-Custom Chips anandtech.com. 18.7.2016. Viitattu 22.10.2021. (englanniksi)
  3. ↑ Christine Hall: Companies Pushing Open Source RISC-V Silicon Out to the Edge datacenterknowledge.com. 28.5.2019. Viitattu 22.10.2021. (englanniksi)
  4. ↑ a b Instruction Sets Should Be Free: The Case For RISC-V (PDF) .eecs.berkeley.edu. 6.8.2014. Viitattu 22.10.2021. (englanniksi)
  5. ↑ OpenCores' MIPS-related Core Offerings (PDF) brej.org. Viitattu 22.10.2021. (englanniksi)
  6. ↑ Examining China’s Grand Strategy For RISC-V Jamestown. Viitattu 4.2.2024. (englanniksi)
  7. ↑ https://www.reuters.com/article/us-usa-china-semiconductors-insight-idUSKBN1XZ16L/
  8. ↑ History – RISC-V International riscv.org. Viitattu 4.2.2024. (englanniksi)
  9. ↑ The RISC-V Instruction Set Manual Volume I: Unprivileged ISA (PDF) github.com. 13.12.2019. Viitattu 22.4.2021. (englanniksi)
  10. ↑ 1.3 RISC-V ISA Overview
  11. ↑ kts. 1.3 RISC-V ISA Overview alaviitteet
  12. ↑ 1.5 Base Instruction-Length Encoding
  13. ↑ 2 RV32I Base Integer Instruction Set, Version 2.1
  14. ↑ 16 RVWMO Memory Consistency Model, Version 2.0
  15. ↑ kts. The RISC-V Instruction Set Manual. Volume I: Unprivileged ISA, Document Version 20191213 § Conditional Branches alaviitteet
  16. ↑ 2.8 Environment Call and Breakpoints
  17. ↑ 8.2 Division Operations
  18. ↑ 9 “A” Standard Extension for Atomic Instructions, Version 2.1
  19. ↑ 27.3 Instruction-Set Extension Names
  20. ↑ 17 “C” Standard Extension for Compressed Instructions, Version 2.0
  21. ↑ https://wiki.riscv.org/pages/viewpage.action?pageId=16458762
  22. ↑ RISC-V Bit-Manipulation ISA-extensions, Version 1.0.0-38-g865e7a7, 2021-06-28: rc
  23. ↑ Examining China’s Grand Strategy For RISC-V Jamestown. Viitattu 4.2.2024. (englanniksi)
  24. ↑ Western Digital To Accelerate The Future Of Next-Generation Computing Architectures For Big Data And Fast Data Environments 28.11.2017. Western Digital. Viitattu 2.12.2017.
  25. ↑ Christine Hall: RISC-V Silicon Startup Raises $50.6 Million and Inks Western Digital Deal datacenterknowledge.com. 7.4.2018. Viitattu 22.10.2021. (englanniksi)
  26. ↑ Stacey Higginbotham: RISC-V’s Open-Source Architecture Shakes Up Chip Design 26.7.2018. IEEE Spectrum. Viitattu 28.7.2018.
  27. ↑ Dylan Martin: Qualcomm talks up RISC-V, roasts 'legacy architecture' amid war with Arm theregister.com. 15.12.2022. Viitattu 1.1.2023. (englanniksi)
  28. ↑ Tobias Mann: Boffins propose RISC-V microcontroller to power cubesats theregister.com. 5.10.2023. Viitattu 7.10.2023. (englanniksi)
  29. ↑ Qualcomm announces first-ever mass-market RISC-V Android SoC arstechnica.com. 17.10.2023. Viitattu 19.10.2023. (englanniksi)
  30. ↑ RISC-V Port for Linux 4.15 v9
  31. ↑ Larabel, Michael: RISC-V Hopes To Get In Linux 4.15, OpenRISC Adds SMP Support 14.11.2017. Phoronix. Viitattu 2.12.2017.
  32. ↑ Wind River Announces RISC-V Support for VxWorks RTOS 10.12.2019. BusinessWire. Viitattu 11.12.2019. (englanniksi)
  33. ↑ OpenBSD 7.0 openbsd.org. Viitattu 14.10.2021. (englanniksi)
  34. ↑ mit-pdos / xv6-public github.com. Viitattu 29.11.2022. (englanniksi)
  35. ↑ Ron Amadeo: Google wants RISC-V to be a “tier-1” Android architecture arstechnica.com. 3.1.2023. Viitattu 4.1.2023. (englanniksi)
  36. ↑ Chloe Ma: RISC-V Star Rising from the East – Introducing StarFive – RISC-V International riscv.org. Viitattu 2.2.2024. (englanniksi)
  37. ↑ Brad Linder: MIPS announces its first RISC-V chip designs are now available for licensing Liliputing. 14.12.2022. Viitattu 26.5.2023. (englanniksi)
  38. ↑ Dan Robinson: Big chip players join forces to form another RISC-V venture theregister.com. 4.8.2023. Viitattu 7.8.2023. (englanniksi)
  39. ↑ Dan Robinson: Linux Foundation and pals – including Intel – back software ecosystem around RISC-V theregister.com. 1.6.2023. Viitattu 7.8.2023. (englanniksi)
  40. ↑ Aaron Klotz: New RISC-V microprocessor can run CPU, GPU, and NPU workloads simultaneously tomshardware.com. Viitattu 6.4.2024. (englanniksi)
  41. ↑ Jean-Luc Aufranc (CNXSoft): SiFive Introduces HiFive Unleashed RISC-V Linux Development Board (Crowdfunding) - CNX Software CNX Software - Embedded Systems News. 4.2.2018. Viitattu 2.2.2024. (englanniksi)
  42. ↑ Jean-Luc Aufranc (CNXSoft): SiFive to Debut RISC-V PC for Developers based on Freedom U740 next-gen SoC - CNX Software CNX Software - Embedded Systems News. 15.9.2020. Viitattu 2.2.2024. (englanniksi)
  43. ↑ Colton Westrate: HiFive Unmatched: Exploring A RISC-V Computing Experience HotHardware. 1.12.2021. Viitattu 2.2.2024. (englanniksi)
  44. ↑ https://sifive.cdn.prismic.io/sifive/c05b8ddd-e043-45a6-8a29-2a137090236f_HiFive+Unmatched+Product+Brief+%28released%29.pdf
  45. ↑ Building Debian For RISC-V Currently Relies Upon Nine HiFive Unmatched Boards www.phoronix.com. Viitattu 2.2.2024. (englanniksi)
  46. ↑ https://www.starfivetech.com/uploads/JH7100%20Datasheet.pdf
  47. ↑ a b 开发板 www.starfivetech.com. Viitattu 25.5.2023.
  48. ↑ Canonical enables Ubuntu on StarFive’s VisionFive RISC-V boards Ubuntu. Viitattu 25.5.2023. (englanniksi)
  49. ↑ Releases · starfive-tech/VisionFive2 GitHub. Viitattu 25.5.2023. (englanniksi)
  50. ↑ RISC-V. Community News:+StarFive Announced 2 High-Performance RISC-V Products: JH7110 SoC and VisionFive 2 SBC | StarFive – RISC-V International riscv.org. Viitattu 25.5.2023. (englanniksi)
  51. ↑ Ian Evenden published: VisionFive 2 RISC-V Board Available For Pre-Order Tom's Hardware. 6.10.2022. Viitattu 25.5.2023. (englanniksi)
  52. ↑ Canonical enables Ubuntu on StarFive’s VisionFive 2 RISC-V single board computer Ubuntu. Viitattu 25.5.2023. (englanniksi)
  53. ↑ STAR64 PINE64. Viitattu 2.2.2024. (englanniksi)
  54. ↑ STAR64 Model-A 8GB Single Board Computer PINE STORE. Viitattu 2.2.2024. (englanniksi)
  55. ↑ C906-平头哥芯片开放社区-平头哥 occ.t-head.cn. Viitattu 25.5.2023.
  56. ↑ a b Ian Evenden published: RISC-V Powered Mango Pi Takes on Raspberry Pi Zero at Its Own Game Tom's Hardware. 14.1.2022. Viitattu 2.2.2024. (englanniksi)
  57. ↑ https://d1.docs.aw-ol.com/en/study/study_1tina/
  58. ↑ Architectures/RISC-V/Allwinner - Fedora Project Wiki fedoraproject.org. Viitattu 25.5.2023.
  59. ↑ Canonical Ltd: Canonical enables Ubuntu on Allwinner’s Nezha RISC-V boards Canonical. Viitattu 2.2.2024. (englanniksi)
  60. ↑ Lichee RV - Nezha CM - Sipeed Wiki wiki.sipeed.com. Viitattu 25.5.2023.
  61. ↑ By: New Part Day: The RISC-V Lichee-RV Module And Dock Hackaday. 6.1.2022. Viitattu 25.5.2023. (englanniksi)
  62. ↑ Les Pounder published: Milk-V Offers a Trio of RISC-V Raspberry Pi Alternatives Tom's Hardware. 24.5.2023. Viitattu 2.2.2024. (englanniksi)

Aiheesta muualla[muokkaa | muokkaa wikitekstiä]

Noudettu kohteesta ”https://fi.wikipedia.org/w/index.php?title=RISC-V&oldid=22308781”