Dennard-skaalaus
Dennard-skaalaus (engl. Dennard scaling; tunnetaan myös nimellä MOSFET-skaalaus) on transistoreiden tehotiheyteen liittyvä skaalauslaki. Laki perustuu Robert H. Dennardin alun perin vuonna 1974 julkaistuun työhön, jossa pääpiirteittäin esitettynä sanotaan, että transistorien pienentyessä niiden tehotiheys säilyy vakiona. Näin ollen transistorien energiankulutus on suoraan suhteessa pinta-alaan, jolloin myös sekä virta että jännite laskevat transistoreiden pienentyessä.[1][2] Laki piti paikkansa noin 30 vuotta, kunnes vuosina 2005–2007 todettiin, että transistoreiden käyttäytyminen ei enää korreloinut Dennard-skaalauksen kanssa. [3]
Yksi merkittävistä Dennard-skaalauksen historiallisista vaikutuksista liittyy CMOS-virtapiireihin, joiden dynaaminen energiankulutus on positiivisesti verrannollinen kellotaajuuteen.[4] Dennardin lakia noudattaen transistorien energiankulutusta on voitu pienentää, jolloin säästetty energia pystytään käyttämään piirin kellotaajuuden nostamiseen ilman, että järjestelmä vie merkittävästi enemmän energiaa. Korkeampi kellotaajuus taas mahdollistaa mikroprosessorien suorituskyvyn nostamisen.
Mooren lain ja Dennard-skaalauksen yhteys suorituskykyyn[muokkaa | muokkaa wikitekstiä]
Vuonna 1965 Gordon Moore julkaisi havainnon (Mooren lain), jonka mukaan komponenttien määrä mikropiirillä kasvaa tasaisin väliajoin.[5] Tästä seuraa, että tietokoneiden ja elektronisten laitteiden laskuteho kasvaa eksponentiaalisesti ajan suhteen hinnan pysyessä samana tai laskiessa..[5][6] Kun Mooren lain yhdistää Dennardin skaalauksen kanssa saadaan väite, jonka mukaan transistorien suorituskyky kasvaa wattia kohden, sillä niiden pienentyessä myös vaadittu energiamäärä pienenee.[7] Tämä ilmiö on myös linjassa Koomeyn lain kanssa, jonka mukaan puolentoista vuoden aikana saman työkuorman laskemiseen vaadittava energiamäärä puolittuu.[8]
Skaalauksen hajoaminen[muokkaa | muokkaa wikitekstiä]
Kun transistorien koko pienenee alle 130 nanometriin, niissä ilmenee kasvavassa määrin lämpökarkaamista.[3][9] Tämän seurauksena, kun Mooren lakia seuraten transistorien koko pienenee ja määrä kasvaa, yksittäisen transistorin säästetty energiankulutus mitätöityy ylimääräisen lämpökarkaamisen sekä virtahukan seurauksena.[7]
Vuosina 2005–2007 huomattiin transistorien energiankulutuksen pienemisen hidastuneen edellä mainituista syistä. Vaikka transistorien lukumäärä kasvaa edelleen, kellotaajuuden kasvattaminen prosessoreissa ei ole perinteisellä tapaa enää mahdollista ilman ylenpalttista lämpenemistä. Prosessorivalmistajat ovat pyrkineet kiertämään Dennard-skaalauksen hajoamisen käyttämällä moniytimellisiä prosessoreja yksiydinprosessorien sijaan.
Katso myös[muokkaa | muokkaa wikitekstiä]
Lähteet[muokkaa | muokkaa wikitekstiä]
- ↑ Dennard, Robert H. (Lokakuu 1974). "Design of ion-implanted MOSFET's with very small physical dimensions". IEEE Journal of Solid-State Circuits SC-9.
- ↑ William Gropp: Lecture 15: Moore’s Law and Dennard Scaling (PDF) wgropp.cs.illinois.edu. Viitattu 22.10.2021. (englanniksi)
- ↑ a b The end of Dennard scaling cartesianproduct.wordpress.com. 15. Huhtikuuta, 2013. Viitattu 10. huhtikuuta 2019.
- ↑ CMOS Power Consumption and Cpd Calculation kesäkuu 1997. Texas Instruments. Viitattu 10. huhtikuuta 2019.
- ↑ a b Rupert Goodwins: Please, no Moore: 'Law' that defined how chips have been made for decades has run itself into a cul-de-sac theregister.com. 5.8.2021. Viitattu 24.9.2021.
- ↑ Fueling Innovation We Love And Depend On intel.com. Viitattu 10. huhtikuuta 2019.
- ↑ a b Lecture 1.3: Moore’s Law and Dennard Scaling parallel.cs.jhu.edu. 29. tammikuuta, 2018. Viitattu 10. huhtikuuta 2019.
- ↑ A New and Improved Moore's Law technologyreview.com. 12. syyskuuta 2011.
- ↑ Kuhn, Kevin J. (toukokuu 2009). "Moore's Law Past 32nm: Future Challenges in Device Scaling". IEEE Xplore digital library.