RISC
RISC (engl. Reduced Instruction Set Computer) on tietokoneiden suoritinarkkitehtuurien suunnittelufilosofia, jossa konekieliset käskyt on pyritty pitämään yksinkertaisina ja nopeasti vakioajassa suoritettavina. Aiemmin suosittu lähestymistapa oli CISC, jossa pyritään tekemään käskykannasta mahdollisimman laaja ja monipuolinen ja sitä kautta tehokas.
RISC:stä tuli vallitseva suoritinarkkitehtuurien suunnittelufilosofia 1980-luvun puolivälistä alkaen. Valtaosa tämän jälkeen kehitetyistä uusista arkkitehtuureista on RISC-tyyppisiä, esimerkkeinä Alpha, ARM, MIPS, PA-RISC, PowerPC ja Power-arkkitehtuuri, SPARC sekä RISC-V. Nykyisin käskykanta ei ole vahvasti sidoksissa suorittimen sisäiseen toimintaan vaan suorittimet voivat pilkkoa monimutkaiset käskyt mikro-operaatioihin. Myös monet RISC-tyyppisenä pidetyt suorittimet sisältävät CISC-ajattelun kaltaisia monimutkaisia käskyjä.
RISC- ja CISC-arkkitehtuurien erot ovat hämärtyneet moderneissa suorittimissa.[1] Moderneissa CISC-suorittimissa käskyt pilkotaan RISC-tyylisiin mikro-operaatioihin suuremman suorituskyvyn ja hyötysuhteen vuoksi.[2] Laajasti käytetty ARM-arkkitehtuuri perustuu RISC-ajatteluun.[3]
RISC ja CISC arkkitehtuurien lisäksi on VLIW-lähestymistapa.
RISC-ajatteluun siirtyminen[muokkaa | muokkaa wikitekstiä]
Tietokoneiden alkuaikoina kääntäjät eivät pystyneet tuottamaan kovin tehokasta konekoodia, joten ohjelmoijat käyttivät tehokkuussyistä paljon symbolista konekieltä. Lisäksi keskusmuistit olivat hyvin pieniä, joten muistin säästämiseksi yhdellä käskyllä piti saada aikaan mahdollisimman paljon asioita.
Aina 1970-luvulle asti tietokoneiden käskykantojen suunnittelussa otettiinkin erityisesti huomioon konekielitason ohjelmoijat ja ohjelmakoodin tiiviys. Valmiita käskyjä kehitettiin mitä erikoisimpiin tarkoituksiin, ja käskykanta toimikin esimerkiksi IBM S/360:ssa eräänlaisena standardikirjastona. Lisäksi assembly-ohjelmoijille tarjottiin runsas valikoima monipuolisia muistinkäsittelyn osoitusmuotoja. Tästä lähestymistavasta alettiin myöhemmin käyttää nimitystä CISC vastakohtana RISC-lähestymistavalle.
RISC-filosofian mukaisia koneita olivat periaatteessa jo eräät Seymour Crayn kehittämät supertietokoneet kuten 1960-luvun puolivälissä suunniteltu CDC-6600. Nykyisin tunnettu RISC-ajattelu sai kuitenkin alkunsa IBM:n tutkimuksista 1970-luvulla, jolloin havaittiin, että monien tietokoneiden käskykannat olivat tarpeettoman laajoja eikä ohjelmissa käytetty hyväksi kuin pientä osaa nopeuttaviksi tarkoitetuista ominaisuuksista. Joitain konekäskyjä kääntäjät eivät pystyneet käyttämään lainkaan, jolloin niiden käyttö jäi erittäin vähäiseksi.
John Cocke ja hänen ryhmänsä IBM:llä suunnitteli 1970-luvulla yksinkertaista suoritinta, joka olisi nopea koska käskyt olisivat yksinkertaisia. Tuolloin oli tyypillistä CISC-suorittimille, että yhdellä käskyllä voitiin suorittaa paljon, joka teki ohjelmoinnista yksinkertaisempaa ja oli ohjelmointikielen kääntäjälle helppoa käsitellä. Cocken ryhmä pienensi käskykantaa poistamalla harvoin käytettyjä käskyjä.[3] Käskyjen yksinkertaistaminen teki niistä yhdessä kellojaksossa suoritettavia ja peräkkäisten käskyjen yhtäaikainen suorittaminen liukuhihnalla tuli mahdolliseksi.[3] Lisäksi RISC-suunnittelussa muistia käsiteltiin vain load- ja store-käskyillä ja muut käskyt toimivat vain suorittimen sisäisillä rekistereillä, joka yksinkertaisti suorittimen suunnittelua.[3]
IBM kehitti prototyyppinä IBM 801 minitietokoneen, joka vaikutti IBM ROMP -suorittimen kehitykseen. ROMP oli käytössä IBM RT PC -tietokoneessa.[3] RT PC ei ollut laajalti käytetty, mutta se johti jatkokehitykseen ja IBM RS/6000 -sarjaan.[3]
Samaan aikaan IBM:n projektin kanssa oli kaksi muuta projektia: Berkeleyssä ja Stanfordissa.[3] Berkeley RISC -projekti johti SPARC-suorittimeen ja Stanford MIPS -projekti MIPS-suorittimeen.[4][5][6]
Myös superskalaarinen rinnakkain suorittaminen yleistyi RISC-suorittimien myötä.[7]
RISC-filosofiassa ajatellaan myös kääntäjäkeskeisemmin kuin CISC:n tapauksessa. Puhtaan assemblyn käyttö on vähentynyt jatkuvasti, ja assembly-ohjelmointia helpottavat ratkaisut (kuten monimutkaiset osoitusmuodot) kävivät aina vain tarpeettomammiksi. RISC-lyhennettä on myös leikkimielisesti avattu muotoon "Relegate Important Stuff to the Compiler", eli "jätä tärkeät asiat kääntäjälle".
Monissa CISC-suorittimissa oli jonkinlaisia osittaisia liukuhihnaratkaisuja, mutta ne olivat ongelmallisia, koska CISC-käskyt vaihtelevat huomattavasti monimutkaisuudeltaan ja suoritusajaltaan.
RISC-ratkaisulle on tyypillistä rajattu käskykanta jossa on yksinkertaisia käskyjä, suuri määrä rekistereitä, konekäskyt ovat tietyn mittaisia ja yhden muotoisia, sekä load-store-arkkitehtuuri.[8] Load-store käskykanta käyttää erillisiä käskyjä muistin käsittelyyn kun taas register-memory -arkkitehtuurissa se voi olla osana muuta käskyä.[9]
Teknisiä eroja[muokkaa | muokkaa wikitekstiä]
Eräissä RISC-suorittimissa kuten MIPS-arkkitehtuurissa ei ole komentoja pinon käsittelyyn, vaan toiminto jätetään ohjelmallisesti toteutettavaksi.[10] Samoin useat muut CISC-suorittimien toiminnot voidaan jakaa pienemmiksi operaatioiksi, joiden käyttö jää ohjelman vastuulle.
Koska RISC-suorittimen käskyt ovat yksinkertaisia niitä tarvitaan paljon saman tehtävän suorittamiseen, joka lisää tarvetta muistikapasiteetille. Kun muisti oli kallista muistitilan käytössä säästäminen teki tietokoneesta edullisemman ja tämä oli yksi syy useille eri käskyille CISC-suorittimissa.[11] Suuremman muistikaistan tarpeen johdosta RISC-suorittimien suorituskyky riippuu välimuistin käytöstä.[12]
Käyttökohteet[muokkaa | muokkaa wikitekstiä]
RISC-tyyppisiä suorittimia on käytetty muun muassa supertietokoneissa ja tehokkaista työasemissa. ARM-suorittimet ovat de facto käytetyin suoritin mobiililaitteissa kuten älypuhelimissa.
RISC-suorittimia käytetään lähes kaikissa muissa uusissa tietoteknisissä laitteissa paitsi tavallisissa IBM PC -yhteensopivissa tietokoneissa, joiden suorittimet perustuvat edelleenkin 1970-luvulla kehitettyyn CISC-tyyppiseen x86-arkkitehtuuriin.
Apple Macintosh -tietokoneet siirtyivät Motorola 68000 -sarjan suorittimista RISC-tyyppisiin PowerPC-suorittimiin vuonna 1994 ja myöhemmin x86-suorittimiin vuonna 2006. Vuonna 2020 Apple ilmoitti siirtyvänsä ARM-suorittimiin Macintosh-tietokoneissa.
Erojen hämärtyminen[muokkaa | muokkaa wikitekstiä]
CISC- ja RISC-suunnittelun väliset erot ovat hämärtyneet ja molemmat suunnittelutavat ovat ottaneet ominaisuuksia toisesta. Suorittimien nopeuksien kasvamisen myötä myös CISC-suorittimet voivat suorittaa käskyjä yhdessä kellojaksossa ja ne voivat käyttää liukuhihnaa. Samalla RISC-suorittimissa on mukana monimutkaisempaa laitteistoa ja monimutkaisempia CISC-tyyppisiä käskyjä.[13]
Katso myös[muokkaa | muokkaa wikitekstiä]
Lähteet[muokkaa | muokkaa wikitekstiä]
- ↑ Isen, Ciji & John, Lizy & John, Eugene.: A Tale of Two Processors: Revisiting the RISC-CISC Debate. researchgate.net. 2009. doi:10.1007/978-3-540-93799-9_4.
- ↑ Security Analysis of x86 Processor Microcode dcddcc.com. 11.12.2014. Viitattu 26.9.2020. (englanniksi)
- ↑ a b c d e f g RISC Architecture ibm.com. Viitattu 18.7.2020. (englanniksi)
- ↑ RISC Refined: Berkeley RISC, Stanford MIPS . . cpushack.com. Viitattu 18.7.2020. (englanniksi)
- ↑ Part II: SPARC, an extreme windowed RISC (1987) . . cpushack.com. Viitattu 18.7.2020. (englanniksi)
- ↑ Part V: MIPS R2000, the other approach. (June 1986) . . . . . . . . . . . cpushack.com. Viitattu 18.7.2020. (englanniksi)
- ↑ Chapter 7 Superscalar Processors euler.mat.uson.mx. Arkistoitu 14.9.2019. Viitattu 21.10.2019. (englanniksi)
- ↑ Lecture 2 RISC Architecture (PDF) philadelphia.edu.jo. Viitattu 13.10.2021. (englanniksi)
- ↑ Hennessy, John L. & Patterson, David A.: Computer Architecture: A Quantitative Approach, s. 11. Fifth Edition. Morgan Kaufmann, 2012. ISBN 978-0-12-383872-8.
- ↑ Understanding the Stack cs.umd.edu. Arkistoitu 26.3.2015. Viitattu 29.9.2017. (englanniksi)
- ↑ Jeremy Reimer: A history of ARM, part 1: Building the first chip arstechnica.com. 23.9.2022. Viitattu 26.9.2022. (englanniksi)
- ↑ Philip Koopman: 9.4 THE LIMITS OF MEMORY BANDWIDTH users.ece.cmu.edu. 1989. Viitattu 8.10.2022. (englanniksi)
- ↑ Preeti Jain: CISC & RISC Architecture engineersgarage.com. Viitattu 3.2.2023. (englanniksi)
Aiheesta muualla[muokkaa | muokkaa wikitekstiä]
- RISC-V Geneology (PDF) (englanniksi)